(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-275878

(43)公開日 平成10年(1998)10月13日

(51) Int.Cl. ⁶ H 0 1 L 2	3/12	徽別記号 3 1 1	FI H01L	21/60	1 311S
_	1/60 3/467	511		23/46	С


		審査請求	未請求 請求項の数5 OL (全 7 頁)		
(21) 出願番号	特臘平9-81056	(71) 出顧人	株式会社東芝 神奈川県川崎市幸区堀川町72番地		
(22)出顯日	平成9年(1997)3月31日	(72)発明者			
		(72)発明者	矢野 圭一 神奈川県横浜市鶴見区末広町2丁目4番地 株式会社東芝京浜事業所内		
		(72)発明者	五代儀 靖 神奈川県横浜市鶴見区末広町2丁目4番地 株式会社東芝京浜事業所内		
		(74) 代理人	· 弁理士 須山 佐一		

(54) 【発明の名称】 半導体パッケージ

(57) 【要約】

【課題】 フリップチップ構造の半導体素子を対象として、半導体素子の実装信頼性を高めると共に、信号配線の電気特性の向上やより一層の狭ピッチ配線への対応等を実現し、加えて従来のセラミックスパッケージに比べて製造コストの低減を図る。

【解決手段】 バイアホール型内部導体層 5 を有するセラミックス基板 2 からなるパッケージ本体の一方の主面には、外部接続端子として導体ホール 6 が設けられている。セラミックス基板 2 の他方の主面には、配線層 8 を有する樹脂配線基材 9 が接合されている。配線層 8 の一方の端部はバイアホール型内部導体層 5 と電気的に接続されている。樹脂配線基材 9 上には、配線層 8 と電気的に接続するように、フリップチップ構造の半導体素子 1 が搭載されている。



【特許請求の範囲】

【請求項1】 セラミックス基板と、

前記セラミックス基板の一方の主面に接合され、かつ配 線層を有する樹脂配線基材と、

前記配線層と電気的に接続するように、前記樹脂配線基 材上に搭載されたフリップチップ構造の半導体素子とを 具備することを特徴とする半導体パッケージ。

【請求項2】 一方の主面に外部接続端子が設けられていると共に、前記外部接続端子と一方の端部が電気的に接続された内部導体層を有するセラミックス基板と、前記内部導体層の他方の端部と電気的に接続された配線層を有し、前記セラミックス基板の他方の主面に接合さ

れた樹脂配線基材と、 前記配線層と電気的に接続するように、前記樹脂配線基 材上に搭載されたフリップチップ構造の半導体素子とを 具備することを特徴とする半導体パッケージ。

【請求項3】 請求項2記載の半導体パッケージにおいて、

前記セラミックス基板の内部導体層は、バイアホール型 導体層により構成されていることを特徴とする半導体パ ッケージ。

【請求項4】 請求項1または請求項2記載の半導体パッケージにおいて、

前記セラミックス基板は、窒化アルミニウム、窒化ケイ素、炭化珪素、窒化硼素およびダイヤモンドから選ばれる少なくとも 1種を主成分とすることを特徴とする半導体パッケージ。

【請求項5】 請求項1または請求項2記載の半導体パッケージにおいて、

前記半導体素子上には放熟フィンが接合されていること を特徴とする半導体パッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フリップチップ構造の半導体素子の実装信頼性を向上させた上で、パッケージとして信号配線の低抵抗化、高配線密度化、低コスト化等を実現した半導体パッケージに関する。

[0002]

【従来の技術】近年の半導体製造技術の進歩に伴って、 半導体素子は高集積化、高速動作化、高消費電力化、多 端子化する傾向にあり、また半導体素子の性能や機能自 体も急速に向上している。このように、高機能化された 半導体素子、特に消費電力の高い半導体素子を搭載する パッケージには、まず素子機能を低下させることなく動 作させる上で、高放熱性が要求される。

【0003】ところで、現在のパッケージとしては安価なプラスチックパッケージが主流であるが、プラスチックパッケージの場合には単体で適応できる消費電力は低く、消費電力の増大に対応するためにはヒートシンクや放熱フィンを使用する必要がある。また、プラスチック

パッケージは半導体素子との熱膨張係数の差が大きいことから、大型の半導体素子を搭載すると素子に割れ等が生じるおそれがある。このため、消費電力が高くかつ大型化された半導体素子を搭載する場合には、セラミックスパッケージが主として使用されている。

2

【0004】従来のワイヤボンディング接続では、半導体素子で発生する熱を効率的に除去するために、半導体素子をパッケージ基体の下面側に接合したキャピティダウン (フェイスダウン) 構造のパッケージが有効であったのような構造のパッケージによれば、半導体素子の裏面側から直接熱を奪うことができ、また半導体素子から奪った熱を効率よく放熱することができる。しかし、この接続法は接続ピンの配置の制約によるパッケージの大型化を伴うものである。

【0005】一方、半導体素子の高性能化や高機能化は消費電力のみならず、入出力信号数も増大させている。こうした動きに追随するように、半導体素子のサイズも大型化しつつあるが、素子サイズの大型化はウエハからの取り数の減少に繋がるために、半導体素子のコストアップを招くことになる。このような素子サイズの大型化を回避しつつ素子実装時の工数を削減する上で、フリップチップ構造が有効であり、近年その実用化が進められている。こうしたな素子構造の改善によって、入出力数の増加にもかかわらず、素子サイズの大型化は避けられている。ところが、こうした素子側の動向にもかかわらず、半導体素子の発熱量の増大傾向は変わりなく、熱を効率的に除去することが相変わらず必要である。

【0006】こうした事情に対処するべく、高熱伝導性のセラミックス基材を用いたパッケージ構造が種々提案されており、パッケージサイズを小型化しつつ、半導体素子が発生する熱にも十分に対応できるセラミックスパッケージが開発されている。しかしながら、従来のセラミックスパッケージは、全てに高熱伝導性セラミックスを使用していることに基いて、以下に示すような難点を有しており、このため広く普及するには至っていないのが実情である。

【0007】すなわち、従来のセラミックスパッケージは、パッケージ本体としてセラミックス多層配線基板を用いて、このセラミックス多層配線基板内の配線層により主として信号配線を取り回している。このようなセラミックス多層配線基板を用いたパッケージは、プラスチックパッケージ等に比べて製造コストが高く、また内部配線層には高温焼成が可能なWやMo等を使用しなければならないために、配線抵抗が高くなり、高速信号処理に必ずしも適しているとは言えない。

【0008】さらに、セラミックス基板との同時焼成に よる内部配線層では、パッケージ内配線の高密度化等に 限界がある。特に、フリップチップ実装を対象とした場 合、狭ピッチ・多端子のインナーリード部を高精度に形 50 成する必要である。しかし、そのような要求を満足させ 3

るためには、セラミックス基板の焼成時の寸法収縮をより高精度に制御する必要があるため、フリップチップ実装への対応を図った収縮率制御自体が困難になってきている。

[0009]

【発明が解決しようとする課題】上述したように、従来の半導体パッケージのうち、プラスチックパッケージは半導体素子との熱膨張係数の差が大きいため、高消費電力で大型の半導体素子等を搭載する際の信頼性が低いという問題を有している。特に、素子サイズの小型化や実装工数の削減等に有効なフリップチップ構造の半導体素子においては、バンプ電極部分に応力が集中するため、電気的な信頼性も低下しやすいという問題がある。

【0010】さらに、従来、高放熱性パッケージとして 主に用いられてきたセラミックスパッケージは製造コストが高く、また信号配線の配線抵抗等の電気的特性が不十分であると共に、狭ピッチ配線への対応等にも限界がある等の問題を有している。特に、フリップチップ実装を対象とした場合には、インナーリード部の狭ピッチ・多端子化への対応が困難になってきている。

【0011】本発明は、このような課題に対処するべくなされたもので、フリップチップ構造の半導体素子を対象として、半導体素子の実装信頼性を高めると共に、信号配線の電気特性の向上やより一層の狭ピッチ配線への対応等を実現し、加えて従来のセラミックスパッケージをに比べて製造コストの低減を図った半導体パッケージを提供することを目的としている。

[0012]

【課題を解決するための手段】本発明の半導体パッケージは、請求項1に記載したように、セラミックス基板からなるパッケージ本体と、前記セラミックス基板の一方の主面に接合され、かつ配線層を有する樹脂配線基材と、前記配線層と電気的に接続するように、前記樹脂配線基材上に搭載されたフリップチップ構造の半導体素子とを具備することを特徴としている。

【0013】また、本発明の他の半導体パッケージは、請求項2に記載したように、一方の主面に外部接続端子が設けられていると共に、前記外部接続端子と一方の端部が電気的に接続された内部導体層を有するセラミックス基板からなるパッケージ本体と、前記内部導体層の他方の端部と電気的に接続された配線層を有し、前記セラミックス基板の他方の主面に接合された樹脂配線基材と、前記配線層と電気的に接続するように、前記樹脂配線基材上に搭載されたフリップチップ構造の半導体素子とを具備することを特徴としている。

【0014】本発明の半導体パッケージにおいては、セラミックス基板に樹脂配線基材を接合し、この樹脂配線 基材上にフリップチップ構造の半導体素子を搭載している。樹脂配線基材は半導体素子との熱膨張係数の差が大きいものの、セラミックス基板と接合することにより、 樹脂基材の熱膨張はセラミックス基板に拘束される。すなわち、セラミックス基板は変形しやすい樹脂配線基材の支持基体として機能するだけでなく、熱膨張緩和層としての役割も果たすものである。従って、半導体素子の電気的な接続を含む実装信頼性を向上させることができる。

4

【0015】さらに、信号配線は樹脂配線基材に設けた配線層により主として取り回している。樹脂配線基材の配線層には、例えばパターニングされた銅箔等を用いることができるため、信号配線の低抵抗化、配線幅および配線間距離の短縮等を図ることができる。加えて、樹脂基材はセラミックス基板に比べて誘電率が低いため、パッケージ内配線の電気的特性を高めた上で、フォトエッチング技術を使用することかから配線密度を高密度化することができ、特にフリップチップ構造の半導体素子を搭載する場合に狭ピッチ接続が可能となる。またさらに、樹脂配線基材で信号配線を主として取り回すことによって、セラミックス基板ひいては半導体パッケージの製造コストを低減することができる。なお、半導体素子で発生した熱は、高密度配線とされた樹脂配線基材の配線層等を介してセラミックス基板側に伝えることができる。

[0016]

【発明の実施の形態】以下、本発明を実施するための形態について説明する。

【0017】図1は、本発明の半導体パッケージの一実施形態の概略構造を示す断面図である。同図に示す半導体パッケージ1は、パッケージ本体としてセラミックス基板2を有している。このセラミックス基板2には窒化アルミニウム(A1N)焼結体、窒化ケイ素(Si3N4)焼結体、アルミナ(A12O3)焼結体、炭化ケイ素(SiC)焼結体、窒化硼素(BN)焼結体、ダイヤモンド等、各種のセラミックス材料を使用することができる。

【0018】上述したセラミックス材料のうち、図1に示す半導体パッケージ1のように、セラミックス基板2の内部に導体層3を設ける場合には、絶縁特性に優れると共に、熱伝導性に優れるA1N焼結体やSi3N4焼結体等を用いることが好ましい。特に、A1N焼結体は熱伝導率が大きいことから、半導体パッケージ1の高放熱性化を図る上で好ましい材料である。セラミックス基板2に使用するA1N焼結体としては、一般的に基板材料として使用されている熱伝導率が70W/m K 以上のものが好ましく用いられる。

【0019】また、 Si_3N_4 焼結体は高強度特性と比較的良好な熱伝導性とを合せ持つことから、半導体パッケージの高信頼性化と高放熱性化を図る上で好ましい材料である。セラミックス基板2に使用する Si_3N_4 焼結体としては、特に50W/m K以上の熱伝導率を有するものが好ましい。 Si_3N_4 焼結体は高強度・高靭性のセラミックス焼結体としてよく知られており、さらに例え

5

ば焼結体原料となる窒化ケイ素粉末の微粒子化、高純度 化、焼結助剤組成等の組成制御等を行うことによって、 本来の高強度・高靭性という機械的特性を損うことな く、50W/m K 以上というように比較的熱伝導性に優れた S i 2 N 4 焼結体が得られる。

【0020】セラミックス基板2を後述する樹脂配線基 材9の支持基体のみとして用い、セラミックス基板2側 には導体層を形成しない場合には、熱伝導性に優れるS iC焼結体、BN焼結体、ダイヤモンド等が好ましく用 導体素子11の種類や用途等に応じて適宜使用し得るも のである。

【0021】パッケージ本体を構成するセラミックス基 板2は、内部導体層としてバイアホール3を有してい る。バイアホール3の両端にはそれぞれランド4、5が 設けられている。ここで、内部導体層としてはバイアホ ール3のみに限らず、印刷配線層等を併用することが可 能であるが、本発明の半導体パッケージにおいては後述 する樹脂配線基材 9 で信号配線を取り回すことができる ため、セラミックス基板2の内部導体層はバイアホール 20 型導体層3のみとすることが好ましい。これにより、パ ッケージ本体としてのセラミックス基板2の製造コスト や製造工数を大幅に低減することができる。

【0022】上記したようなセラミックス基板2は、ま ずセラミックスグリーンシートにバイアホール型導体層 3となるスルーホールを形成し、このスルーホール内に タングステンペースト等の導体ペーストを充填すると共 に、ランド4、5となる印刷層を形成する。複数枚のセ ラミックスグリーンシートを使用した場合にはそれらを 積層、圧着する。そして、セラミックス材料に応じた雰 囲気中で焼成することによって、バイアホール型導体層 3およびランド4、5等を有するセラミックス基板2が 得られる。

【0023】なお、電源層や接地層等の配線層について は、セラミックス基板2内に形成してもよく、この場合 にはセラミックス基板2に多層構造のセラミックス基板 を使用すればよい。

【0024】上述したパイアホール型導体層3を有する セラミックス基板2の一方の主面、すなわち下面2a側 には、例えばPb-Sn系半田ボールやIn系半田ボー ルのような導体ボール6が下面側ランド4上に接合され ている。これら導体ボール6は外部接続端子として機能 するものである。このように、この実施形態の半導体パ ッケージ1はBGA構造のパッケージを構成するもので ある。なお、導体ボール6には金属ボールや金属コーテ ィング樹脂ボール等、少なくとも表面部が導電性を有す る各種の導体ボールを使用することができる。

【0025】導体ボール6は、例えば下面側ランド4の 表面にNi/Auメッキ等を施した後、各下面側ランド 4上にSn-Pb共晶半田ペースト等を印刷し、この半 50

田ペースト上に治具を用いてSn-Pb共晶半田ボール (例えば 95% P b 共晶半田ボール) 等を載せ、半田ペー ストを溶融させて接合することにより形成することがで きる。

6

【0026】セラミックス基板2の他方の主面、すなわ ち上面2b側には、樹脂フィルム7に銅箔等で配線層8 を形成した樹脂配線基材9が、接着剤層10を介して接 合固定されている。ここで、樹脂フィルム1としては、 液晶ポリマー、ポリイミド樹脂、ガラスエポキシ樹脂等 いられる。また、他のセラミックス材料についても、半 10 の各種絶縁性樹脂からなる厚さ20~ 100μm 程度のフィ ルムを使用することができる。また、接着剤層10に は、熟硬化性樹脂シート、熱硬化性樹脂ペースト、エポ キシ樹脂ペースト、ポリイミド樹脂ペースト等を使用す ることができる。

> 【0027】そして、樹脂配線基材9上にはフリップチ ップ構造を有する半導体素子11が搭載されており、こ の半導体素子11のバンプ電極11aは配線層8と電気 的に接続されている。このように、この実施形態の半導 体パッケージ1は、いわゆるフェイスアップ構造を有し ている。 搭載する半導体素子11は限定されるものでは ないが、消費電力が例えば3W以上と高く、また素子サイ ズが10mm角以上というような高消費電力で大型の半導体 素子に対して本発明は特に有効である。本発明の半導体 パッケージにおいては、このような半導体素子11を高 信頼性の下で搭載することができる。

【0028】樹脂配線基材9の配線層8は、半導体素子 11のバンプ電極11aとセラミックス基板2の上面側 ランド5とを電気的に接続しており、さらに半導体素子 11のバンプ電極11aはセラミックス基板2のバイア ホール型内部導体層3を介して、外部接続端子としての 導体ボール6と電気的に接続されている。半導体素子1 1の信号配線は、基本的には樹脂配線基材9の配線層8 で取り回している。

【0029】この実施形態の半導体パッケージ1におけ る配線層8は、具体的には樹脂フィルム7の上面側に形 成された上側導体層8aと、樹脂フィルム7の下面側に 形成された下側導体層8bと、これらの間を電気的に接 続する内部導体層8cとを有している。上側導体層8a および下側導体層8bは、例えば銅箔のような厚さ100 μπ 以下程度の金属箔からなるものであって、所望の配 線形状に応じてパターニングされており、上側導体層 8 aの表面には絶縁性樹脂等からなる絶縁層12がコーテ ィングされている。

【0030】半導体素子11の信号配線は、主として上 側導体層8 a および下側導体層8 b の一方で、あるいは 上側導体層8aと下側導体層8bの双方で取り回されて いる。信号配線を主として上側導体層8aで取り回す場 合には、下側導体層8bはランドの形成のみとしてもよ い。

【0031】下側導体層8b(ランド)上には、セラミ

ックス基板2の上面側ランド5の位置に対応させて、例 えばAgエポキシ系ペースト、Auエポキシ系ペース ト、Agポリイミド系ペースト等により接続用突起13 が形成されている。接続用突起12は、Auポール、P b-Sn系共晶半田ボール、In系半田ボール等を接合 して形成することもできる。なお、セラミックス基板2 の上面側ランド6上に、同様な接続用突起を形成してお

【0032】そして、樹脂配線基材9の配線層8とセラ ミックス基板2の上面側ランド5とは、樹脂フィルム7 側の接続用突起13を上面側ランド5に突き当て、これ を熱圧着する等によって電気的に接続されている。な お、接続用突起13はセラミックス基板2の上面側ラン ド5上に形成してもよい。また、樹脂配線基材9の配線 層8と半導体素子3のバンプ電極11aとは、このバン プ電極11aを樹脂配線基材9の上側導体層8aの所定 の電極部に突き当て、これを熱圧着する等によって電気 的に接続されている。

【0033】樹脂配線基材7とセラミックス基板2との 機械的な接合は、基本的には接着剤層10が担ってい る。また、樹脂配線基材9と半導体素子3との機械的お よび電気的な接続信頼性を高める上で、バンプ電極11 a による接続部の周囲には、樹脂等からなる絶縁性充填 材14が充填されている。この絶縁性充填材14は必要 に応じて使用されるものである。

【0034】上述した導体層8および接続用突起12を 有する樹脂フィルム7は、例えば以下のようにして作製 することができる。まず、厚さ12μπ 程度の銅箔を上側 導体層8aの形成材料として用意し、その表面にセラミ ックス基板 2 の上面側ランド 5 の位置に対応させて、銀 等により内部導体層8cとなる突起を形成する。この突 起を形成した銅箔と、例えば液晶ポリマーからなる厚さ 20~ 100 µ m 程度の樹脂フィルム7と、さらに下側導体 層8bとなる同様な厚さの銅箔とを重ね合わせ、突起の 先端が樹脂フィルム7を突き破って下側導体層8bとな る銅箔と電気的に接続するように熱圧着する。熱圧着は 銅箔と液晶ポリマーフィルム等との密着強度が保たれる ような条件下で実施する。

【0035】そして、両面の銅箔をそれぞれ所望の配線 形状となるようにエッチングし、上側導体層8aには所 望の配線パターンを、また下側導体層8bには少なくと もランドを形成する。この後、下側導体層8 b によるラ ンド上に、上述したような接続用突起13を形成するこ とによって、上述した上側導体層8a、下側導体層8b および内部導体層8cを有する配線層8と接続用突起1 3とが設けられた樹脂配線基材9が得られる。

【0036】上記したような配線層8および接続用突起 13を有する樹脂配線基材9とセラミックス基板2との 接合は、これらを例えば接着剤シートや接着剤の塗布層 等を介して積層し、この状態で接着剤フィルムや接着剤 の塗布層が接着する温度で熱をかけつつ、電気的な接続 が実現する程度の圧力 (例えば 10kg/cm² 程度) を加え ることによって、樹脂配線基材9とセラミックス基板2 とを電気的に接続しつつ機械的に接合することができ る。このようにして、セラミックス基板2と接合した樹 脂配線基材 9 上に、フリップチップ構造の半導体素子 1 1を接続、搭載すると共に、接続部の周囲に絶縁性充填 材14を充填することによって、半導体パッケージ1が 得られる。

【0037】上述した半導体パッケージ1おいては、4W 程度の半導体素子11であれば樹脂フィルム7が熱抵抗 層となるものの、樹脂配線基材9は薄く、また配線層8 具体的には銅箔等を介して熱をセラミックス基板2に伝 えることができるため、高熱伝導性のセラミックス基板 2を使用すれば放熱性を確保することが可能である。 さ らに、より高い消費電力の半導体素子11(例えば 10W 程度)を搭載する場合には、図2に示すように、樹脂配 線基材9上にフリップチップ実装されている半導体素子 11の裏面側に、金属や高熱伝導性セラミックス等から 20 なる放熱フィン15を接着剤層16を介して接合するこ とによって、十分な放熱性を確保することができる。

【0038】このような半導体パッケージ1は、例えば 多層プリント基板等の実装ボード上に実装される。この 際、半導体パッケージ1の外部接続端子としての導体ボ ール6は、実装ボードの配線層と電気的に接続され、半 導体実装部品が構成される。上述した実施形態の半導体 パッケージ1においては、パッケージ本体としてのセラ ミックス基板2に樹脂配線基材9を接合した構造を有し ているため、樹脂配線基材9の熱膨張をセラミックス基 板2により拘束することができる。樹脂配線基材9は半 導体素子11との熱膨張係数の差が大きいものの、セラ ミックス基板2の熱膨張係数は半導体素子11に近いた め、樹脂配線基材9の熱膨張をセラミックス基板2によ り拘束することによって、半導体素子11が搭載される 樹脂配線基材9の熱膨張を半導体素子11のそれに近付 けることができる。

【0039】このようなパッケージを用いることによっ て、フリップチップ構造の半導体素子11を、樹脂配線 基材9上に直接搭載しているにもかかわらず、半導体素 子11の接続部信頼性を高めることが可能となる。 具体 的には、電気的な接続部の信頼性を高めることができる と共に、樹脂配線基材9との機械的な接続に伴う半導体 素子11の割れ等を抑制することができる。すなわち、 セラミックス基板2は変形しやすい樹脂配線基材9の支 持基体として機能するだけでなく、熱膨張緩和層として の役割も果たすものである。特に、半導体素子11のバ ンプ電極11aによる接続部周辺に絶縁性充填材14を 充填することによって、機械的な接続信頼性のみなら ず、電気的な接続信頼性をもより一層高めることが可能

50 となる。

9

【0040】半導体パッケージ1の放熱性に関しては、前述したように半導体素子11で生じた熱を、樹脂配線基材9の配線層8を介して熱をセラミックス基板2に伝えることができ、特に配線密度を高密度化した配線層8は熱伝達性に優れるため、高熱伝導性のセラミックス基板2を使用すれば4W程度の半導体素子11に対応し得る放熱性を確保することができる。また、樹脂配線基材9上にフリップチップ実装されている半導体素子11の裏面側に、放熱フィン15を接合することによって、より一層良好な放熱性を得ることができる。

【0041】また、樹脂フィルム7に設けた配線層8に は上述したように、銅箔等の厚さが100μπ以下という ような金属箔を使用することができる。銅箔等の金属箔 によれば、セラミックス基板の内部配線層として一般的 に使用されているWやMo等の焼成層に比べて、信号配 線の配線抵抗や高周波特性等を大幅に改善することがで きる。さらに、銅箔等をエッチングしてパターニングす ることによって、例えば配線幅が30μm、配線間距離が 20μm というような高密度配線を実現することができ る。その上で、この実施形態の半導体パッケージ1は基 20 本的に小型化が可能なフェイスアップ構造としているた め、入出力数の多い半導体素子11であっても信号配線 を容易に取り回すことができるだけでなく、パッケージ サイズそのものを小形化することが可能となる。すなわ ち、パッケージ内配線の高密度化およびそれに基くパッ ケージサイズの小形化を達成することができる。

【0042】ここで、フリップチップ構造の半導体素子11の場合、特にパッケージ側のインナーリード部に狭ピッチ配線が求められる。このような要求を樹脂配線基材11の配線層8は満足させることができるため、フリップチップ構造の半導体素子11との狭ピッチ接続を実現することが可能となる。従って、フリップチップ構造の半導体素子11の実装信頼性を高めることができると共に、さらなる半導体素子11の多端子・狭ピッチ化にも対応することができる。

【0043】さらに、信号配線は基本的には樹脂配線基材9の配線層8で取り回しているため、セラミックス基板2の内部配線層をバイアホール型配線層3のみとすることができる。これにより、内部に複雑な多層配線を形成していた従来のセラミックス多層配線基板に比べて、セラミックス基板2自体の製造コストおよび製造工数を大幅に低減することができ、またセラミックスの寸法制御精度も緩くなり、ひいては半導体パッケージ1の製造コストを低減することが可能となる。

【0044】上述したように、この実施形態のBGA構造の半導体パッケージ1は、フリップチップ構造の半導体素子11の搭載、およびそれとの狭ピッチ接続を可能にした上で、半導体素子11の実装信頼性を高めたものであり、さらには信号配線の高特性化および高密度化、パッケージの低コスト化等を実現したものである。

【0045】このようなBGA構造の半導体パッケージ1を、消費電力が5Wで400ピンの半導体素子を搭載するパッケージとして作製した。まず、樹脂配線基材9として、液晶ポリマーを主剤とし、その両面に銅箔を熟圧着したものを作製した。各銅箔はエッチングしてパターンを形成し、その上には絶縁樹脂をコーティングした。樹脂配線基材9の厚さは約0.2mmであり、チップ実装はフリップチップ対応である。

10

【0046】セラミックス基板2には、熱伝導率が 180 W/m K のA1Nセラミックスを用いた。基板厚さは 0.6 mmである。A1Nセラミックス基板2は、単一グリーンシートに直径 200μm のスルーホールを一括で打抜き形成し、これにWペーストを充填すると共に、ランドとなる印刷層を形成した。これを脱脂、焼成してA1Nセラミックス基板2とした。ランド上にはNi/Auメッキを施した。

【0047】このような樹脂配線基材9とA1Nセラミックス基板2とを接合して、半導体素子用のパッケージを得た。これらの電気的な接続には導電性樹脂を用い、 カまた機械的な接合にはエポキシ系接着剤を用いた。このようなパッケージにフリップチップ構造の5W、400ピンの半導体素子を搭載して、この実施例の半導体パッケージ1とした。

【0048】一方、本発明との比較例として、樹脂製の 半導体パッケージ(比較例1)を作製した。この比較例 1の半導体パッケージは、高消費電力向け半導体素子に 適用するため、フェイスアップ構造を採用し、発生する 熱を素子裏面から直接ヒートシンクに逃がす構造とし た。このため、半導体素子の接続方法はワイヤーボンディングとした。ヒートシンクには銅を使用した。また、 熱を実装ボードへ逃がす構造を採用するため、内部には 熱拡散用プレートを採用した。配線導体は銅である。こ のようなパッケージに実施例と同様な5W、400ピンの半 導体素子を搭載して、半導体パッケージとした。

【0049】また、比較例2として、A1Nセラミックスでプリップチップ対応のパッケージを作製した。パッケージには、5層構造のA1N多層配線基板(熱伝導率:180W/m K)を用いた。5層構造のA1N多層配線基板は、5枚のグリーンシートそれぞれに必要なスルーホールを形成し、Wペーストの充填および印刷を行った後、積層、脱脂、焼成を行った。フリップチップ実装に対応させるために、スルーホールの直径は80μm とした。ランド上にはNi/Auメッキを施した。このようなパッケージに実施例と同様な5W、400ピンの半導体素子を搭載して、半導体パッケージとした。

【0050】上記した実施例の半導体パッケージと比較例1,2による半導体パッケージの特性、コスト、サイズ等を比較した。その結果を表1に示す。なお、表1に示す評価結果は実施例を1とした場合の相対値である。

50 [0051]

【表1】

	配線抵抗比	熱抵抗比	コスト比	サイズ比
実施例	1	1	1	1
比較例1	1	11	1	1.3
比較例2	10	0. 9	2	1

表1から明らかなように、本発明の実施例による半導体パッケージは、熱抵抗がセラミックス単体パッケージを用いた比較例2に比べて多少劣るものの、配線抵抗や製造コストは大幅に優れ、また樹脂パッケージを用いた比較例1と比べても、製造コストやパッケージサイズ等に優れたものであることが分かる。

【0052】なお、上記実施形態では樹脂フィルム7の両面に導体層8a、8bを設けて、下側導体層8bに接続用突起13を形成した場合について説明したが、例えば内部導体層が樹脂フィルムを突き破って、その先端が樹脂フィルムの反対面側に突出するような構造とすることによって、内部導体層と接続用突起とを兼用することができる。

【0053】また、樹脂基材としては前述した樹脂フィルムに限らず、銅張り樹脂基板等を使用することも可能であるが、配線密度の高密度化という点においては樹脂フィルムに例えば厚さ 100μm 以下というような金属箔を熱圧着等で張り付けたものを使用することが好ましい。

【0054】さらに、本発明の半導体パッケージは上述したフェイスアップ構造のBGAパッケージに限らず、外部接続端子に導体ボール以外のものを使用したパッケージ、あるいはフェイスダウン構造の半導体パッケージ 30 等にも適用可能である。

[0055]

【発明の効果】以上説明したように、本発明の半導体パッケージによれば、フリップチップ構造の半導体素子の 実装信頼性や接続信頼性等を高めた上で、信号配線の電気特性を向上、より一層の狭ピッチ配線への対応およびパッケージサイズの小形化等を図ることができ、さらには製造コストの低減等を実現することが可能となる。このような半導体パッケージは、例えば高消費電力で大型の半導体素子等も高信頼性の下でパッケージ化することができる。

【図面の簡単な説明】

【図1】 本発明の半導体パッケージの一実施形態の概略構造を示す断面図である。

20 【図2】 図1に示す半導体パッケージの変形例を示す 断面図である。

【符号の説明】

1……・半導体パッケージ

2……セラミックス基板

3……バイアホール型導体層

6 ……導体ボール

7……樹脂フィルム


8 ·······配線層

9 ……樹脂配線基材

30 11……フリップチップ構造の半導体素子

15……放熱フィン

【図1】



【図2】

